麒麟9050发布后，《芯片简史》作者发声：华为的韬定律看似被动，实则抢占了先机

核心看点： 1.韬定律的本质是一次“换赛道”而非“抄近路”。 2.麒麟9050 Pro颠覆了行业直觉。 3.韬定律的成败不在华为一家，而在整个产业链能否跟上。 新一代麒麟9050 Pro发布后，被视为首款完整采用韬定律的芯片，韬定律的提出也有几个月了，而《芯片简史》作者汪波近日与媒体做了一次深度对话，他的核心判断值得仔细掂量：短期看，韬定律的提出是华为在先进制程受限情况下的被动之举，但长期看，是应对未来摩尔定律失效的提前探索。 可以用“歪打正着”来形容了，如果能顺顺当当买到最先进的EUV光刻机，能跟着全球行业节奏正常迭代3nm、2nm制程，任何一家芯片公司都不会放着走了六十年的成熟老路不走，转头去啃架构创新的硬骨头。 毕竟沿着缩小晶体管的摩尔定律路线走了半个多世纪，全产业链的设计工具、制造工艺、经验积累都已经高度成熟，踩坑最少，节奏最稳。 这是客观现实，没什么好避讳的。 但如果只看到“被动”这一层，就太小看这步棋的格局了。汪波看得很准：先进制程卡脖子是中国企业独有的困境，但摩尔定律逼近物理极限，是全球整个产业共同面对的天花板。 现在全行业都心知肚明，摩尔定律的红利早就见底了。量子隧穿效应的物理硬墙就在前面等着，最多五到十年，尺寸缩小的路线就会走到尽头。 这不是哪一家企业的问题，台积电、英特尔、三星，谁都躲不过这个规律。只不过海外巨头还能在老路上多走几年，华为被逼着提前拐了个弯。而恰恰是这个“提前拐弯”，让华为先一步摸到了后摩尔时代的真正核心矛盾。 汪波在访谈里点破了一个行业内人人都清楚却很少公开说的常识： 现在芯片的性能瓶颈，早就不是晶体管的开关速度，而是数据传输的延迟。在5nm尺度下，一个晶体管完成开关只需要3皮秒，可把数据传到相邻的晶体管却需要100皮秒，九成的时间都耗在了数据“通勤”的路上。 制程越先进，内部连线就越细，电阻就越大，传输瓶颈就越突出。计算单元越来越快，传输通道越来越慢，这才是后摩尔时代真正的堵点。 可韬定律的逻辑折叠，是从“电路级”就开始重构：芯片设计之初，就把晶体管直接分布在两层立体空间里，让关键数据路径上下对齐，从根源上缩短晶体管之间的连线距离。 也正是在这个意义上，汪波会认为韬定律具备破坏性创新的特征。 按照哈佛商学院克里斯坦森的理论，破坏性创新往往一开始性能不如主流产品，不被行业巨头看好，但它成本更低、路径更灵活，最终能颠覆整个产业格局。 现在的韬定律刚好符合这个画象：第一代量产产品用成熟制程摸到了等效3nm的性能水平，纸面绝对性能还没到行业最顶尖，但它不需要天价EUV光刻机，制造成本低得多，技术迭代也不依赖最先进的设备。 行业巨头们还在沿着摩尔定律的老路，花越来越多的钱挤越来越窄的门，华为已经转身走进了另一条赛道。一开始这条路更窄、经验更少、配套更不完善，可越往前走，空间就会越大。等老路上的人都撞到物理墙再想拐弯的时候，华为已经把新路踩宽、踩实了。 当然了，这条路的挑战也实打实摆在眼前，完全没必要回避。汪波也直言不讳，最大的难题是良率爬坡和全产业链配套。但最积极的信号也正在于此。 特别